Ещё курсовая по ЭВС (курсач)

Посмотреть архив целиком


МОСКОВСКИЙ ОРДЕНА ЛЕНИНА И ОРДЕНА ОКТЯБРЬСКОЙ РЕВОЛЮЦИИ

АВИАЦИОННЫЙ ИНСТИТУТ имени СЕРГО ОРДЖОНИКИДЗЕ 

_______________

  

Кафедра 404

 

 

  

 

Р А С Ч Е Т Н О - П О Я С Н И Т Е Л Ь Н А Я З А П И С К А

 

к курсовой работе по дисциплине

Конструирование ЭВС”

 

 

 

 



 

Выполнил

студент группы 04-401

 

Проверил Ушкар М.Н. 









Москва 

2008 г.





Задание

Разработать конструкцию электронного модуля первого уровня, выполняющего алгоритм базовой операции быстрого преобразования Фурье, имеющего минимальную площадь.

Тд, мкс

d, дБ

σш, мВ

N

П, дБ

Pд, Вт/см2

ПЗУ, Кбайт

ОЗУ, Мбайт

Место установки

14

40

1,3

256

1,5

0,12

14

8

ракета











































Содержание:

  1. Введение 4

  2. ТЗ на разработку конструкции 5

  3. Анализ ТЗ 8

  4. Расчёт разрядности 9

  5. Выбор элементной базы модуля СВ 11

    1. Выбор структуры и элементной базы устройства обработки 11

    2. Выбор элементной базы устройства управления 13

    3. Выбор элементной базы ОЗУ 14

    4. Выбор элементной базы АЦП 17

  6. Разработка конструкции ФЯ и блока 18

    1. Обоснование компоновочной схемы модулей и блока в целом 18

    2. Выбор материала монтажный плат 19

    3. Расчёт типоразмера модуля процессора 20

    4. Определение числа модулей ОЗУ 21

    5. Проектирование электрических соединений моделей 21

    6. Выбор конструкции блока 23

  7. Расчёт помехоустойчивости ФЯ ПБО 23

  8. Расчёт вибропрочности ячейки 24

  9. Список используемой литературы 25















1. Введение

Любой непрерывный (аналоговый) сигнал может быть подвергнут дискретизации по времени и квантованию по уровню (оцифровке), то есть представлен в цифровой форме. Если частота дискретизации сигнала выше, чем удвоенная наивысшая частота в спектре сигнала Fmax, то есть Fd>2*Fmax, то полученный дискретный сигнал s(k) эквивалентен сигналу s(t).(см. теорему Котельникова). При помощи математических алгоритмов s(k) преобразуется в некоторый другой сигнал s1(k) имеющий требуемые свойства. Процесс преобразования сигналов называется фильтрацией (англ. filtering), а устройство, выполняющее фильтрацию называется фильтр (англ. filter). Поскольку отсчеты сигналов поступают с постоянной скоростью Fd, фильтр должен успевать обрабатывать текущий отсчет до поступления следующего, то есть обрабатывать сигнал в реальном времени (англ. in real time). Для обработки сигналов (фильтрации) в реальном времени применяют специальные вычислительные устройства — цифровые сигнальные процессоры

Различают методы обработки сигналов во временной (англ. time domain) и в частотной (англ. frequency domain) области. Эквивалентность частотно-временных преобразований однозначно определяется через преобразование Фурье.






















2. Техническое задание на разработку конструкции

  1. Введение

  2. Разработка ТЗ на проектирование конструкции блока спец. вычислителя

    1. Назначение и область применения

Блок цифровой обработки предназначен для первичной цифровой обработки сигнала РЛС.

    1. Основанием для разработки является задание на курсовой проект

    2. Цели и задачи

Цель разработки – разработать пакет конструкторской документации на блок спец. вычислителя.

Для достижения цели необходимо решить следующие задачи:

– рассчитать разрядность спец. вычислителя

– выбрать элементную базу модулей спец. вычислителя

– разработать конструкцию ФЯ модуля СВ и блока в целом

– обеспечить помехоустойчивость и вибропрочность конструкции

    1. Источники разработки

      1. Литературные источники

  1. «Конструирование электронно-вычислительных средств: учебное пособие к практическим занятиям», Ушкар М.Н., М.: Изд-во МАИ, 2007.

  2. «Цифровые и аналоговые интегральные микросхемы: Справочник», под ред. Якубовского С.В., М.: Радио и Связь, 1990.

  3. «Разработка и оформление конструкторской документации радиоэлектронной аппаратуры: Справочник», под ред. Романычевой Э.Т., М.: Радио и Связь, 1989.

    1. Технические требования

      1. Состав изделия

Изделие выполнено по модульному принципу и состоит из следующих функционально и конструкторски законченных модулей:

– модуль микропроцессора базовой операции (МПБО)

N модулей ОЗУ

модуль АЦП, выполняющий функции преобразования информации и её ввода.

Модули соединены магистралью передачи информации (МПИ)

Состав показан на рисунке и включает в себя:

ФЯ МП БО

ФЯ ОЗУ

ФЯ АЦП

Типоразмер ФЯ определятся типоразмером ФЯ МП БО.

В состав ячейки МП БО входят:

Обрабатывающая часть

ПЗУ команд

Контроллер ввода/вывода, выполненный на 10 16-ти выводных микросхемах К1564

      1. Показатели назначения

Разрабатываемый спец. вычислитель должен удовлетворять следующим требованиям:

Тд, мкс

d, дБ

σш, мВ

N

П, дБ

Pд, Вт/см2

ПЗУ, Кбайт

ОЗУ, Мбайт

Место

уст-ки

14

40

1,3

256

1,5

0,12

14

8

ракета


      1. Требования к уровню стандартизации и унификации

Блок СВ реализуется с применением базовых несущих конструкций по

ГОСТ 26765:

ФЯ – ГОСТ 26765.12-86

Блок – ГОСТ 26765.16-87

      1. Условия эксплуатации

УЭ определяются объектом установки и составляют:

Окружающая температура – 233…328º К

Относительная влажность – 100% при Т = 289 К

Удары:

Длительность τи – 10..12 мс

Ускорение аи – 981 м/c2

Вибрации:

Диапазон частот fнfв – 0…500 Гц

Виброускорение а – 196,2 м/с2

Допустимая виброскорость – 1000 мм/c

Допустимая амплитуда – 0,5 мм

Допустимая перегрузка – 20g

    1. Сроки разработки

7 февраля – 20 мая

    1. Комплектность документации

  1. Расчетно-пояснительная записка к курсовой работе

  2. Электрическая функциональная схема устройства обработки МПБО

  3. Сборочный чертёж функциональной ячейки МПБО

  4. Спецификация к сборочному чертежу































3. Анализ ТЗК

Местом установки блока спец. вычислителя является ракета. Для ракетных РЭА условия эксплуатации весьма жесткие. Это и широкий диапазон температур, и большая влажность, и высокие ускорения, и длительные удары, и т.д., что обуславливает повышенные требования к надёжности элементной базы. Кроме того, ракетная РЭА является объектом стратегического направления. В силу этого необходимо использовать микросхемы в керамических корпусах (41 серия).



































4. Расчет разрядности спец. вычислителя

  1. Определение разрядности на входе МП.

  1. Определение числа разрядов, учитывающих разную точность представления данных на входе и выходе МП.

Значение погрешности представления входных данных рассчитывается из выражения:

,

,

- единица младшего разряда АЦП.

Принимая, что единица младшего разряда АЦП равна , определяем :

Погрешность выполнения базовой операции в МП определяется из выражения:

Откуда

,

,

Таким образом,

  1. Определение количества разрядов для компенсации трансформируемой погрешности.

,

- количество умножений при БПФ

Тогда

  1. Определение разрядности на выходе МП.

,

  1. Определение расчетной разрядности МП.

,

- старшие разряды кода входных данных, добавляемые для предотвращения переполнения на всех этапах вычисления.

,

Вывод: примем результирующую разрядность МП равную 15 разрядам.



5. Выбор элементной базы модуля СВ

5.1. Выбор структуры и элементной базы устройства обработки

Микропрограмма БО:

    1. < К > (с) Рг1

    2. < К > (w1) · < Рг1 > Рг1 (cw1)

    3. < К > (d)Рг2

    4. < К > (w2) · < Рг2 > Рг1 (dw2)

    5. < Рг1 > – < Рг2 > → Рг1 (cw1 dw2)

    6. < К > (а) + < Рг1 >К (Re X)

    7. < К > (а) < Рг1 >К (Re Y)

    8. < К > (с) Рг1

    9. < К > (w2) · < Рг1 > Рг1 (cw2)

    10. < К > (d)Рг2

    11. < К > (w1) · < Рг2 > Рг1 (dw1)

    12. < Рг1 > – < Рг2 > → Рг1 (cw2 dw1)

    13. < К > (а) + < Рг1 >К (Im X)

    14. < К > (а) < Рг1 >К (Im Y)

Рассмотрим два варианта элементной базы и реализуемые на них структуры:

Серия 588

Разрядность МП КР588ВС2 позволяет выполнить алгоритм на одной микросхеме, но система команд КР588ВС2 не включает операцию умножения. Оценим время выполнение операции умножения на КР588ВС2:

Программа содержит 8 сложений и 4 умножения, следовательно, время выполнения программы:

Время выполнение базовой операции выше требуемого по заданию (Тд = 14 мкс).

Вывод: для повышения производительности используем аппаратный умножитель КР588ВР2.

Время выполнения программы БО:

Время выполнения базовой операции снова не удовлетворяет заданию (Тд = 14 мкс).

Вывод: это превышение обусловлено производительностью процессора КР588ВС2. Значит, нам надо распараллелить операции сложений (вычитаний) и рассмотреть структуру из умножителя КР588ВР2 и двух процессоров КР588ВС2, каждый из которых реализует по 4 операции сложений (вычитаний). Тогда:

Время выполнения программы БО:

Такое время выполнения базовой операции удовлетворяет условию задания (Тд = 14 мкс).



Серия 1804

Для построения 14-ти разрядного процессора на базе процессорных секций КР1804ВС2 необходимо 4 микросхемы КР1804ВС2 и одна схема ускоренного переноса КР1804ВР1. Время выполнения операции сложения при этом будет равно:

Время выполнения умножения будет равно:

Время выполнения программы БО БПФ примерно составит:

Время выполнения базовой операции удовлетворяет заданию (ТД = 14 мкс).

Вариант структуры

1

2

Тип используемых микросхем

КР588ВС2

КР588ВР2

КР1804ВС2

КР1804ВР1

Период вычисления БО, мкс

8

8,51

Число микросхем, шт

1

1

4

1

Число выводом микросхемы, шт

42

24

42

16

Корпус микросхемы

4129.42

4118.24

4129.42

4106.16

Размеры корпуса, мм

27 х 13,5

15,75 х 12,2

27 х 13,5

10 х 6,5

Площадь МП, мм2

556,65

1523

Потребляемая мощность, Вт

0,05

0,05

1,1

0,3

Потребляемая мощность МП, Вт

0,1

4,7



Из таблицы видно, что вариант построения МП БО на микросхемах 588 серии является более предпочтительным.


Случайные файлы

Файл
doktrina.doc
142553.rtf
4290.rtf
8373-1.rtf
24599-1.rtf