Очень много всего по схемотехнике (3)

Посмотреть архив целиком

3.ДЕШИФРАТОРЫ, ДЕМУЛЬТИПЛЕКСОРЫ

 

Дешифратор (DС) позволяет определить, в каком состоянии находится цифровое устройство (регистр, ОЗУ, счетчик и т.д.). Каждому входному числу, представленному двоичным кодом, соответствует сигнал истинности, равный логическому нулю (так как выходы ВС инверсные) только на том выходе DС, номер которого (указанный в правом поле условного графического обозначения) совпадает со значением двоичного кода. На остальных выходах в это время устанавливается уровень логической единицы.

Полный дешифратор на Іn І входов имеет 2n выходов. Дешифраторы могут быть неполными, т.е. число выходов меньше 2n (например, дешифраторы 4*10).

Условные графические обозначения дешифраторов приведены на рис. 91...93, а их основные данные - в таблице 15.

Ряд дешифраторов имеют двойное назначение и могут быть использованы в качестве дешифраторов, а также демультиплексоров.



Дешифратор типа ИД1 предназначен для управления индикаторной лампой тлеющего разряда с холодным катодом (ИН-4, ИН-12, ИН14, ИН-16), имеет четыре адресных входа и десять выходов с открытым коллектором, к которым непосредственно подключаются катоды индикаторных ламп. Допустимый ток нагрузки не более 7 мА. Напряжение на закрытом выходе следует ограничить на уровне 60 В. Условное графическое обозначение приведено на рис.90.

 

 

Рис 91. Условные графические обозначения дешифраторов.

Рис 92. Условные графические обозначения дешифраторов.

Рис 93. Условные графические обозначения дешифраторов.

Таблица 15.

Для выходов, нагруженных на один светодиод , U0вых=2,3...4 В, для выходов, нагруженных на два последовательно включенных светодиода ,U0вых =1...2,3 В.



Дешифратор типа ИД3 - полный, имеет четыре адресных входа# 1,2,4,8, два входа стробирования Е1,Е2 и шестнадцать выходов 0-15. Если на обоих входах стробирования уровни логического 0, то на том из выходов, номер которого соответствует значению двоичного входного кода, будет уровень логического 0, на остальных выходах - логической 1. Если хотя бы на одном из входов стробирования уровень логической 1, то независимо от состояний входов на всех выходах ИС формируется 1. Увеличить разрядность дешифратора можно, используя входы стробирования. Так, на рис.94б приведена схема пятиразрядного дешифратора. Старший разряд используется в этом случае для выбора ИС дешифратора.

 

Рис 94б. Пятиразрядный дешифратор.

 

Принцип работы и построения 8-разрядного DС следующий. Производится разделение кода дешифрируемого числа на две части по 4 разряда , младшие X3 X2 X1 X0 ,старшие X7 X6 X5 X4 .

Код, определяемый комбинацией старших переменных, обусловливает выбор одного из шестнадцати дешифраторов. Например, если на вход поступает код X7X6X5X4X3X2X1X0=11110010, то старшие четыре разряда, поступая на входы DСY, приводят к появлению сигнала логического нуля на 15-м выходе DСY, так как 1111(2) =15(10) , следовательно, переводится в рабочий режим DС15. Младшие разряды, которые одновременно поступают на DС0...DС15, обусловливают возбуждение второго выхода DС, так как 0010(2) = 2(10). Результат определяется как сумма 11110000(2) = 240(10) и 0010(2)=2(10) , т.е. 11110010(2) =242(10). Остальные выходы всех дешифраторов находятся при этом в состоянии логической единицы.

Схема восьмиразрядного дешифратра приведена на рис.94в.

Дешифратор типа 133ИД3 может быть использован как демультиплексор, т.е. функциональный узел комбинационного типа, позволяющий коммутировать двоичный сигнал из одного в N каналов. При этом номер коммутируемого канала



определяется адресным двоичным кодом. Так, комбинация X3X2X1X0 определяет номер выхода дешифратора, который может быть скоммутирован с одним из входов E1 или E2. Например, при подаче E2=0 информация по E1 передается на соответствующий выход дешифратора. Остальные выходы постоянно находятся в состоянии логической единицы. Так, при X3X2X1X0 =0101 информация со входа «D» поступает на пятый выход дешифратора, причем в случае необходимости второй вход стробирования может быть использован для выборки ИС-дешифратора, например с целью увеличения количества коммутируемых каналов. В этом случае можно поступитьтак же, как и при увеличении разрядности дешифратора.

Использование ИД3 в качестве демультиплексора иллюстрируется рис.94г.



Дешифратор типа ИД4 - два дешифратора (демультиплексора) с объединенными информационными входами DI и раздельными разрешающими входами E и G. Причем логика управления разрешающими входами одного дешифратора отличается от логики управления разрешающими входами другого дешифратора. Так, верхний дешифратор включается при E1&E2=1, в то время как нижний - при G1&G2=1. Это позволяет без дополнительных затрат реализовать один дешифратор 3x8. Условное графическое обозначение приведено на рис.95, а на рис.96 показано включение ИС для реализации дешифратора 3*8. В этом случае объединенные входы E2 и G1 используются для подачи старшей переменной - X2, которая обеспечивает выбор верхней или нижней части дешифратора, а об`единенные входы E1 и G2 используются в качестве стробирующего входа - W. Для реализации демультиплексора 1x8 используется то же включение ИС, однако на входы E2 и G1 подается входной сигнал - D, а двоичный код является адресным и определяет номер коммутируемого канала. Схема включения ИС в качестве демультиплексора 1*8 приведена на рис.97.



Дешифратор типа ИД5 - аналогичен дешифратору ИД4 и отличается только выходными каскадами, которые реализованы по схеме с открытым коллектором, что позволяет объединять их по схеме «Монтажное ИЛИ» и таким образом получать более сложную логику работы.

Условное графическое обозначение ИС приведено на рис.98.

 



Дешифратор типа ИД6 - двоично-десятичный дешифратор (4х10) преобразует двоично-десятичный код в унитарный десятичный. Условное графическое обозначение ИС приведено на рис.99.

 

 

 



Дешифратор-демультиплексор ИД7 - полный дешифратор (3x8), стробируемый по входам У. Для включения дешифратора необходимо E1&E2&E3=1. В режиме демультиплексирования адресный код подается на входы DI, а один из входов E используют как информационный. При этом на два других входа подают логические уровни, при которых выполня ется равенство E1&E2&E3=1 в предположении, чтона произвольно выбранном информационном входе установлена логическая 1. Например, если выбрать в качестве информационного входа У3, то на остальные E-входы следует подать логический 0. В этом случае осуществляется демультиплексирование с инверсией, а в остальных случаях - без инверсии.



Дешифратор ИД8 для управления неполной светодиодной матрицей 7х5. Неполная матрица имеет вид, показанный на рис.101, и строится на дискретных Iпр = 10 мА (Iпр= 15 мА для КМ155ИД8Б). Квадратами в матрице показаны положения светодиодов. Часть светодиодов в матрице включаются последовательно, а именно светодиоды, имеющие координаты: 00 с 04, 01 с 02, 03 с 63, 13 с 23, 14 с 24, 43 с 53, 44 с 54, 60 с 64, 61 с 62.

В матрице отмечено место светодиода, подключенного к выходу 20. Подача входного двоичного кода позволяет дешифрировать цифры от нуля до девяти, при коде, соответствующем десяти, высвечивается знак «-», а при коде одиннадцать - знак переполнения «Е». Остальные коды гасят всю матрицу.

Дешифратор ИД9 предназначен для управления неполной светодиодной матрицей 7х4. Матрица состоит из дискретных светодиодов, рассчитанных на прямой ток Ш.=10 мА. Крестиками отмечены светодиоды, вкключаемые последовательно (т.е.одновременно). Несложно видеть, что положения последовательно включенных излучателей соответствуют компоновке семисегментных индикаторов. Это обстоятельство позволяет использовать ИС для управления индикаторами типа АЛС324Б. (см. рис.103).

 



Двоично-десятичный дешифратор ИД10 (4х10) преобразует двоично-десятичный код в десятичный с открытым коллекторным выходом. Аналогичен ИД1, но выходной каскад не высоковольтный.

 

Рис 103. (133,155,533,555)



Дешифратор ИД11 (3х8) для управления светодиодной шкалой с заполнением, имеет откры тый эмиттерный выход и применяется со светодиодной матрицей типа 3ЛС345А, содержащей восемь светодиодов, об`единенных катодами. Нормальный режим работы дешифратора при E=0 & P0=1, в этом случае количество вклю ченных светодиодов соответствует номеру состояния по входам DI. В случае E=Р0=1 дешифратор переводится в режим гашения и на выходе переноса Р1 устанавливается уровень логической единицы. Засветка всей шкалы происходит при Р0=0, независимо от состояния других входов. Схема, приведенная на рис.106, позволяет увеличитьдлину светодиодной шкалы, т.е. реализовать дешифратор 4х16. В этом случае шкала состоит из двух светодиодных матриц. Таблица истинности дешифратора приведена в табл.15.

Рис.106. Схема каскадного включения дешифраторов типа ИД11,ИД13,позволяющая увеличить длину светодиодной шкалы.



Дешифратор ИД13 (3х8) для управления светодиодной шкалой типа 3ЛС345А аналогичен дешифратору ИД11, но на выходе формируется сигнал, обеспечивающий свечение двух светодиодов одновременно, положение которых определяется входным сигналом DI. Схема каскадного включения дешифраторов для шкалы из двух светодиодных линеек приведена на рис.106, а таблица истинности в табл.16.


Случайные файлы

Файл
1.DOC
118708.rtf
129731.rtf
163788.rtf
186514.rtf




Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.