Очень много всего по схемотехнике (kmop)

Посмотреть архив целиком


Содержание.


1. Техническое задание.

1.1. Формулировка задания.

1.2. Общие требования.

1.3. Принцип работы устройства.

2. Выбор и обоснование структурной схемы устройства.

3. Выбор и обоснование функциональной схемы устройства.

3.1. Регистр.

3.2. Преобразователь двоичного кода в двоично-десятичный код.

3.3. Преобразователь из двоичного кода в код Грея.

3.4. Контроль по модулю 2.

4. Выбор серии КМОП. Параметры выбранных микросхем.

5. Оценка потребляемой мощности.

6. Вывод.

7. Список литературы.


Приложение 1 «Базовый логический элемент серии К564».

Приложение 2 «Функциональная схема 16-ти разрядного сдвигового регистра».

Приложение 3 «Преобразователь двоичного кода в двоично-десятичный код, схема элементарного преобразователя».

Приложение 4 «Преобразователь двоичного кода в код Грея».

Приложение 5 «Реализация СВК для шестнадцатиразрядного регистра».

Приложение 6 «Принципиальная электрическая схема устройства».

1. Техническое задание.


1.1. Формулировка задания.


Спроектировать шестнадцатиразрядный сдвиговый регистр, обеспечить преобразование в код Грея и индикацию в десятичном коде. Разработать средство встроенного контроля сложением по модулю 2.

Условия к разработке:

  1. В разработке использовать элементы, изготовленные по КМОП технологии.

  2. Нельзя использовать 155 серию.

  3. Нельзя использовать пямять для создания преобразователей.


1.2. Общие требования.


Разрабатывается только операционная часть заданного устройства, управляющий автомат не рассматривается. Преобразование из двоичного кода в код для отображения на семисегментных индикаторах осуществляется с помощью двух преобразователей, включенных последовательно: преобразователь двоичного кода в двоично-десятичный код и преобразователь двоично-десятичного в десятичный код. Преобразователь в код Грея является дополнительным устройством и индикация полученных на нем результатов не требуется.


1.3. Принцип работы устройства.


Шестнадцатиразрядный сдвиговый регистр может загружать и сдвигать в обе стороны шестнадцатиразрядные числа. Результат работы регистра одновременно попадает на преобразователь из двоичного кода в двоично-десятичный и из двоичного кода в код Грея. Последний не имеет выходных элементов. Далее происходит преобразование двоично-десятичного кода результата и его индикация.

















2. Выбор и обоснование структурной схемы устройства.

















На схеме указаны:

  1. Регистр – 16-ти разрядный сдвиговый регистр.

  2. СВК – схема встроенного контроля.

  3. X/Y №1 – преобразователь из двоичного кода в двоично-десятичный.

  4. X/Y №2 – преобразователь из двоично-десятичного кода в семисегментный

  5. X/Y №3 – преобразователь из двоичного кода в код Грея.

  6. Информационное табло – элементы индикации.


Устройство работает по следующему алгоритму. На входы “управление” регистра подаются управляющие сигналы сброса, затем на вход последовательно подается шестнадцатиразрядное число. В случае обнаружения ошибки СВК посылает сигнал управляющему автомату (УА). УА в данной работе не рассматривается. После происходит одновременное преобразование числа в код Грея и двоично-десятичный код на преобразователях №1 и №3 соответственно. Преобразователь в код Грея необходим по условию задания и вывод данных с него не обеспечивается. Перевод двоично-десятичного в семисегментный код осуществляет преобразователь №2, который поставляет данные на индикатор.












3. Выбор и обоснование функциональной схемы устройства.


3.1 Описание регистра.


Можно составить необходимый регистр из четырёхразрядных сдвиговых регистров K564ИР2. Функциональная схема 16-ти разрядного регистра приведена в приложении 2.


3.2. Преобразователь двоичного кода в двоично-десятичный код.


Данный преобразователь строится на основе каскадного включения элементарных преобразователей на 4 разряда каждый. Это каскадное включение отображено в приложении 3. В виду того, что элементарный преобразователь на 4 входа нельзя сиснтезировать с использованием памяти, то соберем его на основе сумматоров. Для этого используем стандартный сумматор К564ИМ1 (см. приложение 3), а также микросхему, реализующую логическую функцию “НЕ” –

- К564ЛН2.


3.3. Преобразователь из двоичного кода в код Грея.


Коды Грея – непозиционная система счисления, каждое следущее число которой отличается от предыдущего только одним разрядом. Для перевода двоичного числа в код Грея используется следующий алгоритм: каждый из разрядов

числа складывается с предыдущим по модулю 2. Для операции сложения по модулю 2 используем логические элементы К564ЛП2.


3.4. Схема встроенного контроля.


Чтобы проконтролировать работу регистра, введём схему контроля, которая будет проверять передачу данных сложением по модулю 2. Для схемы контроля используем логические элементы К564ИП6В, это значительно упрощает схему, избавляя от пирамидального включения большого количества элементов логического сложения по модулю 2.













4. Выбор серии КМОП.

Для проектируемого устройства выберем серию К564.

Типовые параметры серии К564.

Для микросхем на МОП - транзисторах доступна степень интеграции на кристале до 100 000 элементов. Это так называемые большие интегральные схемы (БИС), составляющие основу компактных микрокалькуляторов, матриц ЗУ, электронных часов и микропроцессоров.

Первые серии микросхем на МОП – структурах были выполнены по схемотехники «высоковольтных» р - канальных схем. К их числу следует отнести серию К172, на базе которой создано семейство настольных микрокалькуляторов. Состав серии был ограничен четырьмя простыми логическими схемами (до 30 элементов на кристале) и двухступенчатым триггером с входной логикой. Эти схемы имели малое быстродействие (Тздр=1мкс), больщую мощность потребления (40мВт/ЛЭ) и большие (по абсолютной величине) уровни выходного напряжения (U1вых=-7.5 В, U0вых=-2.3 В), не совместимые с уровнями микросхем ТТЛ. В новых разработках микросхемы серии К172 не применяются.

Недостатки первых серий на МОП – транзисторах были в значительной мере устранены с освоением в серийном производстве микросхем на КМОП – структурах : серии 564, КР1561 (аналоги CD4000, CD4000A). Микросхемы этих серий имеют на частоте 1МГц динамическую мощность потребления 20 мВт/ЛЭ, а их статическая мощность потребления измеряется единицами микроватт.

Новое семейство быстродействующих КМОП – схем отличается от своих предшественников соответственно в 5 и 10 раз увеличенными быстродействием и нагрузочной способностью. Улучшение характеристик достигается за счет более плотной топологии структуры затвора и более тонкого слоя окисла в области затвора.

В качестве базовых элементов можно принять схемы, выполняющие функции И – НЕ и ИЛИ – НЕ.

основные эксплуатационные электрические параметры серии К564.

-0.05

1.0

2.9

7.2

110

(при пФ)

160

(при пФ)

6

6

К

50



4.1. Два четырехразрядных сдвиговых регистра К564ИР2 с последовательным вводом и параллельным выводом информации.





























Выводы: 8-общий, 16-напряжение питания, R-Reset, D-информационные входы


4.2. Четыре двухвходовых элемента Исключающее ИЛИ К564ЛП2.












Выводы: 7-общий, 14-напряжение питания

Потребляемая мощность max 150 мВт

Время задержки распространения при включении/выключении

при Uп 5В <=450 нс

при Uп 10В <=225 нс





4.3. Сумматор К564ИМ1.









Микросхема ИМ6 представляет собой 4-х разрядный полный сумматор со сквозным переносом. Схема выполняет операцию сложения двух 4-х разрядных чисел в двоичном коде с учетом переноса из младшего разряда и выдает сумму этих чисел и перенос в старший разряд. Суммирование производится согласно уравнению:

Выводы: 8-общий, 16-напряжение питания

Потребляемая мощность 191,6 мВт

Время задержки <=24 нс

4.4. Шесть логических элементов НЕ К564ЛН2.











Выводы: 7-общий, 14-напряжение питания

Время задержки при Uп 10В <=90 нс

4.5. Девятиразрядная схема контроля чётности/нечётности К564ИП6В.









_

Выводы: 8-вход запрета E, 7-общий, 14-напряжение питания

Число высоких уровней на входах D0…D8 при E=0: 0,2,4,6,8 – Qчт =1, Qнч=0;

1,3,5,7 – Qчт=0, Qнч=1.

Время задержки <=50 нс

4.6. Дешифратор двоично-десятичного кода в семисегментный К564ИД4.

К564ИД4


DC


D1


D2


D4


D8



Y1

Y2

Y3

Y4

Y5

Y6

Y7


Y8


9

10

11

12

13

14

15


1


5


3


2


4












Выводы: 6-вход =1, 8-общий, 16-напряжение питания


4.7. Индикатор жидкокристаллический ИЖКЦ1-1/18.










Расположение выводов (слева направо): 0,h,g,c,d,e,f,a,b

Uупр=4…10В, Fупр=30…1000Гц, I<=8мкА




















6.Вывод.



В результате проделанной работы спроектировано устройство, удовлетворяющее требования ТЗ, получены навыки в проектировании нестандартных устройств, схем контроля передач данных.








































7. Список литературы.


  1. Пархоменко П.П., Согомонян Основы технической диагностики. – М.: Энергоиздат, 1981.

  2. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. – М.: Радио и связь, 1989.

  3. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ. – М.: Высшая школа, 1987.

  4. Файзулаев Б.Н., Тарабрин Б.В. Применение интегральных микросхем в электронной вычислительной технике. Справочник. – М.: Радио и связь, 1986.

  5. Шило В.Л. Популярные цифровые микросхемы. Справочник. – М.: Радио и связь, 1988.

  6. Якубовский С.В., Нисельсон Л.И. и др. Цифровые и аналоговые микросхемы. Справочник. – М.: Радио и связь, 1989.
































Приложение 1.



Базовый логический элемент серии К564.

























Приложение 2.

Функциональная схема 16-ти разрядного сдвигового регистра.











































Приложение 3.


Преобразователь двоичного кода в двоично-десятичный.


















На вход подаётся 16-ти разрядное двоичное число – на выходе, соответственно, получается 5 четырёхразрядных чисел в двоичном коде.


Схема элементарного преобразователя двоичного кода в двоично-десятичный код с четырьмя входами и четырьмя выходами, выполненная на четырёхразрядных сумматорах.



















Приложение 4.


Преобразователь двоичного кода в код Грея.







































На вход подаётся двоичное число X (x15,…,x0) , x0 – младший разряд,

на выходе получается число Y(y15,…,y0) в коде Грея.



Приложение 5


Реализация СВК для шестнадцатиразрядного регистра.


error
























A0…A15 – число, подаваемое на вход устройства, B0…B15 – число, получающееся на выходах сдвигового регистра.


Случайные файлы

Файл
10554.rtf
61283.rtf
19411-1.rtf
144324.rtf
kursovik.doc




Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.