Очень много всего по схемотехнике (SCHEMA)

Посмотреть архив целиком

Постановка задачи.


Разработать блок управления спец-ЭВМ, имеющий:


а) формат команды

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10



код типа адрес первого адрес второго

передачи операнда операнда

б) Устройство имеет следующую начальную структурную схему:

- адрес

С – синхросигнал


С2, С3 – сигналы управления запиранием Рг2 и Рг3.

в) алгоритм работы устройства:

Приходят внешние сигналы (внешний код) и

Если

Рг2-ШД

Рг3 заблокирован по выходу

Иначе

Рг3-ШД

Рг2 заблокирован по выходу

- управляющие сигналы блокировки

г) программа, реализуемая блоком управления, содержит набор команд , N – количество команд в программе, - номер команды хранимой в ПЛМ.

Выбранная из ПЛМ команда должна поступить в первый регистр (Рг1). Первые два разряда команды определяют последующую передачу информации: если первые два разряда выбранной команды совпадают с содержимым регистра типа передачи (РГТП) или другой схемы, выполняющей функцию сравнения, то содержащиеся в первом регистре Рг1 адреса двух операндов поступают во второй регистр Рг2, в противном случае эта информация подается в третий регистр Рг3.


Массивы минтермов:


M1=(0,2,3,5,7,8,10,12)

M2=(6,7,8,13,14,15)

M3=(0,1,3,5,8,14,15)

M4=(5,9,11,14,15)

M5=(3,4,6,8,10,12,14)

M6=(2,4,6,8,11,13,15)

M7=(2,4,6,8,10,12,13,14)

M8=(1,7,8,9,10,13,14)

M9=(2,3,4,7,8,9,15)

M10=(1,7,8,9,10,13,15)

M11=(4,7,9,11,12,13,15)

M12=(3,4,6,7,10,11,13,14)

M13=(9,11,13,14,15)

M14=(0,2,4,7,8,9,13,14)

M15=(2,6,8,10,11,12)

M16=(0,1,3,7,9,11)


Последовательность номеров команд: Аi=8,5,7,6,3,2,9,12,5,7,6,1.


Описание ПЛМ (программируемой логической матрицы).


Y1=M10=(1,7,8,9,10,13,15)

Y2=M7=(2,4,6,8,10,12,13,14)

Y3=M11=(4,7,9,11,12,13,15)

Y4=M6=(2,4,6,8,11,13,15)

Y5=M12=(3,4,6,7,10,11,13,14)

Y6=M5=(3,4,6,8,10,12,14)

Y7=M14=(0,2,4,7,8,9,13,14)

Y8=M16=(0,1,3,7,9,11) Y9=M1=(0,2,3,5,7,8,10,12)

Y10=M2=(6,7,8,13,14,15)


В памяти на 4 входа и 10 выходов информация записывается следующим образом.


минтерма


Х1Х2Х3Х4


Y1


Y2


Y3


Y4



Y5


Y6


Y7


Y8


Y9


Y10


M10


M7


M11


M6


M12


M5


M14


M16


M1


M2

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111


1






1

1

1

1



1


1



1


1


1


1


1


1

1

1





1



1


1


1

1

1


1




1


1


1


1



1


1


1





1

1


1

1



1

1


1

1




1

1


1


1


1


1


1

1


1


1



1

1

1




1

1

1

1


1




1


1


1

1


1

1


1


1

1


1


1








1

1

1





1

1

1






Введение.


  1. Общий подход к проектированию конкретных блоков.


Генератор чисел – построен на основе счетчика с коэффициентом пересчета на 14 комбинационной схемы на выходе, генерирующей заданную последовательность номеров команд. В счетчике используются JK/R триггеры.

Память – выполнена на основе ДТЛ ПЛМ.

Регистры – построены на JK/R триггерах.


б) Выбор метода схемотехнического проектирования.


Курсовой проект был выполнен на основе схемотехники ТТЛ. Это обусловлено малой задержкой в схемах ТТЛ и, как следствие их высокой производительностью. На данный момент в мире очень динамично развивается военная промышленность, для которой быстродействие является одним из самых важных критериев при производстве. Поэтому, при создании курсового проекта был взят ориентир на военную промышленность (как одну из самых перспективных), и при проектировании была использована ТТЛ схемотехника.


в) Выбор схемотехничекого базиса.


Так как при производстве также важна хорошая помехоустойчивость и малая потребляемая мощность, то при выборе вентиля было отдано предпочтение ТТЛ со сложным инвертором, который реализует функцию И-НЕ. Поэтому и схемотехнический базис – И-НЕ.


Принципиальная схема ТТЛ со сложным инвертором.



Входов может быть до 6 штук. Схема допускает большую нагрузочную способность.


Функциональное обозначение вентиля.














Проектирование JK/R триггера.


Триггер спроектирован на основе бистабильной конъюнктивной ячейки. Известна схема синхронного RS триггера в схемотехнике И-НЕ. Методом подстановки получается синхронный JK- триггер.


П
роектирование асинхронного входа
R.


Асинхронный вход вне зависимости от синхросигнала (С) обнуляет состояние.

Методом подстановки уравнений входов R и S в уравнение зависимости входов RS бистабильной ячейки от синхросигнала C в схемотехнике И-НЕ получается:

П



1

1

1

1

1


1


1

1

1

1

1


1


S1


Y1

Q’

о входу
R JK/R – триггера осуществляется асинхронное обнуление его выходного состояния.

S2

Y2

R

J

K

Qn

0

0

0

0

0

0

1

1

0

0

0

1

1

0

2

0

0

1

0

0

1

3

0

0

1

1

0

1

4

0

1

0

0

1

0

5

0

1

0

1

1

0


Y1

1

1

1

1

1


1


1

1

1

1

1


1


S1



6

0

1

1

0

1

0

7

0

1

1

1

0

1

8

1

0

0

0

0

1

9

1

0

0

1

0

1

Y2

10

1

0

1

0

0

1

S2

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

1

14

1

1

1

0

0

1

15

1

1

1

1

0

1


Случайные файлы

Файл
93473.rtf
3088-1.rtf
128203.doc
112568.rtf
29381-1.rtf




Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.