Материалы по всему курсу схемотехники (необработанное) (2.2.1.2.1 Контроль четности)

Посмотреть архив целиком

Контроль четности.

В системах передачи двоичной информации с целью повышения надежности передачи широко используется специфическая арифметическая операция - проверка паритета двоичных чисел.

Суть ее заключается в суммировании по модулю 2 всех разрядов с целью выяснения четности числа. При передаче информации по линии связи вследствие влияния помех могут возникать искажения , приводящие к искажениям информации. Если, например, передается код 1001 = 9 и вследствие помех произойдет сбой во втором разряде слева, на приемный конец поступит 1101 = 13. В общем случае без специальной проверки факта ошибки не установить.

Простой и эффективный способ обнаружения ошибок основан на допущении, что в каждый момент времени ошибка может возникнуть только в одном разряде и проявляется она в лишней единице или в потере единицы . В обоих случаях число единиц изменяется на одну. Таким образом, если передаваемое слово содержит четное число единиц по всем разрядам, а на конце линии передачи это число окажется нечетным, значит, появилась ошибка.

Реализация этого метода осуществляется с помощью специальных устройств сравнения (схем контроля четности), которые выпускаются в микросхемном исполнении как самостоятельные устройства.

На передающем конце схема сравнения формирует дополнительный бит (1 или 0), так называемый паритетный или контрольный бит, который добавляется к выходной информации. Назначение паритетного бита - доводить число единиц в каждом передаваемом слове до четного или нечетного в зависимости от принятой системы кодирования. При вех передачах информации, включая запись в память и считывание, контрольный бит передается вместе со словом. На приемном конце происходит проверка паритета (от англ. - соответствие, аналогия) поступивших сигналов. Если он правилен, разрешается прием. Если на линии связи имеет место искажение передаваемой информации, происходит включение сигнализатора ошибок. Паритет может быть четным и нечетным . В случае нечетного паритета дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом слове, включая поверочный ( конторльный ) бит, была нечетной. Для четного наоборот. К примеру, в числе 0111 число единиц нечетно. Поэтому для нечетного паритета доплнительный бит должен быть нулем , а для четного - единицей. Передаваемое слово будет:

00111 - нечетный паритет;

10111 - четный паритет.

Здесь контрольный бит расположен слева, т. е. Занимает старший разряд передаваемого слова. На практике нечетный паритет используется чаще. Контроль нечетности позволяет фиксировать полное пропадание информации, поскольку слово из одних нулей (включая контрольный бит) противоречит нечетному паритету.

Принято считать при проверке как четности так и нечетности, что при правильном коде на входах на выходе формируется логическая"1", при ошибочном - логический "0". Для организации схем сравнения применяют логические элементы "исключающее ИЛИ", исполняющие роль сумматоров по модулю 2 (т. е. сумматоров, сигналом переноса которых пренебрегают).На рис.3 показано такое устройство на 4 разряда. Структура схемы проверки четности (нечетности) - многоступенчатая. В первой ступени (ярусе) попарно суммируются все биты слова. Выходные сигналы первого яруса служат входными для второго - и так последовательно до окончательного определения четности (нечетности) суммы единиц всего слова. Полученный результат на последнем этапе сравнивается с контольным сигналом, задающим вид используемого паритета. Если принят четный паритет, т.е. число единиц в слове, включая паритетный бит, должно быть четным, то контрольный сигнал должен быть равен сумме по модулю 2 всех информационных разрядов слова. Для нечетного паритета контрольный сигнал является инверсией указанной суммы (табл. 1).














Рис. 3. Схема формирования паритетного бита.















Рис. 4. Условное изображение микросхемы К155ИП2.


Таблица 1

Таблица истинности для схемы рис. 3



Входы



Выход


A

B

C

D

при Е = 0

при Е = 1

0001

0

01100

0

10100

0

11010

0

00100

0

01011

0

10011

0

11101

0

00101

1

01010

1

10010

1

11100

1

00010

1

01101

1

10101

1

11

1

1

1

0

1


Taким образом, независимо от паритета четырехразрядного слова на информационных линиях А, В, С и D паритет пятиразрядного кода А,В,С,D всегда будет одинаков. Это следует из того факта, что если сумма А,В,С,D нечетна (четна), то при F=0 (F=1) и их общая сумма также нечетна. Потенциал на входе Е (Е=0 или Е=1) определяет таким образом вид используемого паритета.

Устройства для проверки четности двоичных слов выпускаются в виде самостоятельных изделий в нескольких сериях микросхем. Они находят применение также в качестве сумматоров по модулю 2 и поэтому иногда называются схемами свертки по модулю 2.

В устройствах ТТЛ 155-й серии контроль четности осуществляется микросхемой К155ИП2. Она имеет (рис.4.) восемь информационных входов I0 - I7, два разрешающих входа для задания вида паритета: четный ЕЕ (even enable) и нечетный ОЕ (odd enable), два выхода Е и 0. Оба выхода взаимодополняющие.

Микросхема может работать в режиме четного и ничетного паритета как в положительной, так и в отрицательной логике.

Функциональные свойства микросхемы характеризует табл.2

Сигналами на входах ЕЕ и ОЕ можно обеспечить разные режимы работы микросхемы , в частности управление полярностью выходных сигналов, создание девятого информационного входа, каскадирование микросхем К155ИП2 с целью повышения разрядности контролируемых слов.


Таблица 2

Таблица истинности микросхемы К155ИП2

Выходы


ЕО(четное)(нечет)Входы

Число единиц на входах

010 ЕЕ

четное

0011

нечетное

1011

четное

1100

нечетное

Х0

1

1

0

0

011

Х

0

Примечание. Символ х означает любое (четное или нечетное) число единиц на входах I0 - I7.

При поступлении на вход ЕЕ уровня U (H-уровня) , а на вход ОЕ уровня U (L-уровня) схема реализует функцию "контроль четности" при четном числе единиц на информационных входах I0-I7 на четном выходе Е будет высокий уровень U. При нечетном числе единиц на этих входах состояния выходов Е и О меняются на противоположные и обеспечивают контроль четности. Когда на обоих разрешающих входах действуют сигналы одного уровня, на обоих выходах образуются инверсные им сигналы.



Случайные файлы

Файл
1.DOC
57500.rtf
181491.rtf
7910-1.rtf
101231.rtf




Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.