Модулі оперативної пам’яті SD-RAM, DDR, DDR2, DIMM (47672)

Посмотреть архив целиком

Міністерство освіти і науки України

Національний університет водного господарства і природокористування

Кафедра електротехніки і автоматики








Індивідуальне навчально-дослідне завдання

з курсу

Комп’ютерна техніка і організація обчислювальних робіт”

на тему:

Організація роботи оперативної пам`яті DIMM DDR2 SDRAM”







Виконав:

студент ФПМіКІС

спеціальності АУТП

Полюхович Микола



Рівне-2008


Мікросхеми динамічної пам'яті є згрупованим масивом конденсаторів - матрицею, що складається з рядків (rows) і стовпців (columns). Для перетворення аналогової величини заряду, накопиченої в конденсаторах, використовуються спеціальні підсилювачі. Крім цього, передбачені спеціальні ланцюги для заряджання конденсаторів і для запису даних.

Щоб прочитати інформацію, записану в комірці, спочатку подається сигнал Row Access Strobe (RAS), виконуючи який ми потрапляємо на потрібний рядок. При цьому заряди всього рядка поступають на підсилювачі і через деякий час можуть бути зчитані. Така операція називається активацією рядка.

Далі, отримуючи команду Column Access Strobe (CAS), ми виходимо на шукану комірку рядка. Після цього при отриманні команди Read відбувається зчитування інформації, а при директиві Write - її запис. Поки рядок залишається активним, можливі зчитування або запис і інших елементів пам'яті. При читанні інформації з комірок у конденсаторів втрачається заряд, тому їх необхідно періодично підзаряджати. Ця операція відбувається після того, як закінчується час активності рядка. Після її закриття подальше зчитування даних неможливе без повторної активації.

Елемент пам'яті через свої фізичні можливості здатний зберігати тільки один біт інформації. Для зберігання 1 байта використовується 8 елементарних елементів пам'яті. При цьому вони адресуються однаково і організовані з використанням шини даних шириною в 8 ліній. Такі об'єднані комірки утворюють слово.

Для прискорення процесу зчитування даних з різних ділянок пам'яті використовується технологія з декількома масивами, або банками пам'яті. Їх можна уявити собі як книгу, що складається з деякого числа сторінок-матриць. Банки працюють абсолютно незалежно один від одного. Наприклад, дані можна прочитувати з пам'яті одного, обробляти і закладати в пам'ять іншого. При цьому будуть відсутні затримки на активацію і закриття рядків даних в масиві пам'яті, що спостерігалося б у разі одного банку. Подібна архітектура значно прискорює процес доступу до даних. Контролер пам'яті при зверненні використовує номер банку, номер рядка і номер колонки масиву пам'яті. Тобто, маючи номер банку, RAS і CAS, цей чіп знає точні координати потрібного йому елементу пам'яті.

Природно, що на кожну операцію зчитування даних з пам'яті потрібний час. Тут ми стикаємося з так званими таймінгами, або затримками, які характеризують швидкодію модуля і вимірюються в тактах або наносекундах.

Після видачі команди RAS для вибору потрібного рядка потрібний час на її активацію, який зазвичай складає 2-5 тактів. Дану затримку прийнято називати Ras-to-cas Delay (RCD). Після цього очікування контролер пам'яті ініціалізує команду вибору стовпця і після часу, рівного затримці CAS, прочитує дані. Цей параметр прийнято називати CAS Latency (CL), на практиці він зазвичай так само варіюється від 2 до 5 тактів. Після отримання інформації відбувається відновлення заряду на прочитаних комірках вибраного рядка, на що потрібний час, рівний RAS Precharge (RP). Ще один важливий параметр - це RAS Active to Precharge Delay (TRAS), який означає кількість тактів, протягом яких рядок повинен бути активним, перш ніж буде видана команда на заряджання.

Всі ці величини впливають в першу чергу на так звану латентність пам'яті, тобто на сумарний час очікування процесором передачі даних, що знаходяться в оперативній пам'яті. Латентність вимірюється в тактах або в наносекундах, як і таймінги.

Очевидно, що чим менша затримки, тим нижча і латентність, тим швидше відбувається робота з пам'яттю, тим більше загальна продуктивність комп`ютера. Проте надмірне зниження таймінгів може спричинити за собою нестабільність роботи системи.

Продуктивність залежить не тільки від латентності, оскільки часто здійснюється пакетна передача даних, при якій вплив затримок не так відчутно. Тут основну роль грає інший параметр, що характеризує кількість даних, які пам'ять здатна передавати (читати або записувати) за одиницю часу. Він називається пропускною здатністю пам'яті (ПЗП). Зрозуміло, що чим більше ПЗП, тим краще даний модуль. У виробників є два шляхи поліпшення цього параметра: збільшення розрядності шини і підвищення тактової частоти. Перший спричиняє за собою більше число провідних контактів, що значно ускладнює розводку друкарських плат і вимагає серйозних матеріальних вкладень. Другий шлях менш ресурсоємний, і саме з його допомогою виробники пам'яті добиваються кращих результатів. Дані про ПЗП різних типів модулів DDR2 приведені в таблиці:


Тип пам'яті

DDR2-400

DDR2-533

DDR2-600

DDR2-667

DDR2-675

DDR2-800

DDR2-900

DDR2-1000

Специфікація пам'яті

PC3200

PC4300

PC4800

PC5300

PC5400

PC6400

PC7200

PC8000

Тактова частота, МГц

200

267

300

333

338

400

450

500

Ефективна частота, МГц

400

533

600

667

675

800

900

1000

ПЗП в одноканальному режимі, Гбайт/с

3,2

4,3

4,8

5,3

5,4

6,4

7,2

8,0

ПЗП в двоканальному режимі, Гбайт/с

6,4

8,6

9,6

10,6

10,8

12,8

14,4

16,0


DDR - абревіатура, що говорить про подвійну швидкість передачі даних. Раніше широко застосовувалася пам'ять SDR (Single Data Rate), яка за один такт передає рівно одну порцію інформації. DDR встигає зробити удвічі більше, оскільки пересилає дані двічі - по обох фронтах тактового імпульсу. Прискорення передачі у пам'яті DDR2 відносно DDR пов'язане з підвищенням тактової частоти буферів вводу-виводу і існує в умовах мультиплексування. Тобто контролер-мультиплексор прочитує дані відразу з 4 банків пам'яті. Таким чином, в модулях DDR2 SDRAM в порівнянні з DDR SDRAM застосована технологія збільшення продуктивності за рахунок підвищення тактової частоти при збереженні робочих частот самих мікросхем і тієї ж розрядності шини даних.

Добиваючись прискорення за рахунок яких-небудь внутрішніх ресурсів, ми, як часто це відбувається, в чомусь програємо. Згаданий вище метод збільшення продуктивності стає причиною підвищення латентності. Це пояснюється, по-перше, наявністю схеми мультиплексування і, по-друге, невисокими тактовими частотами самих чіпів пам'яті.

Крім всього іншого, DDR2 SDRAM випускається в корпусах FBGA, які дозволяють поліпшити частотні характеристики, а також підвищити ступінь тепловіддачі. У конструкції модулів застосована схема On-die-termination. Подібні технології дозволяють також збільшити і об'єм модулів пам'яті.

Інформація про організацію, розмір і допустимі можливості пам'яті міститься в розташованому на модулі спеціальному чіпі - SPD (Serial Presence Detect). Вона зчитується BIOS для автоматичного завантаження оптимальних настройок ОЗУ. Тим самим, коли ви вперше заходите в BIOS Setup, то всі параметри, пов'язані з пам'яттю, які ви виявите, будуть узяті з SPD. Змінюючи їх в розумних межах, можна спробувати "розігнати" пам'ять шляхом збільшення частоти або зменшення таймінгів.

Найбільш пріоритетним напрямом розвитку технології оперативної пам'яті DDR SDRAM вже який рік підряд є подальше збільшення її пропускної спроможності (безпосередньо залежною від її тактової частоти) і зниження затримок. На другому місці по важливості, мабуть, розташовується зменшення її енергоспоживання і, нарешті, збільшення ємкості окремих компонентів (мікросхем) і модулів пам'яті в цілому. Мабуть, реалізація першого напряму вважається найбільш важливою, у зв'язку з чим відбувається практично безперервно, тоді як реалізація останніх з перерахованих вище завдань, як правило, вимагає певного еволюційного стрибка в технологічному розвитку (наприклад, переходу від технології DDR до технології DDR2). Дійсно, просте збільшення частоти шини пам'яті позначається на її енергоспоживанні явно не позитивним чином, тому для вирішення завдання зниження енергоспоживання потрібні інші підходи. Більш того, ситуація, як правило, ускладнюється тим, що рішення цієї задачі в певній мірі протирічить «генеральній лінії» розвитку технологій пам'яті, яка, нагадаємо, полягає в досягненні все більшої пропускної здатності (частоти) і все менших затримок. І справді, добре відомо, що перші варіанти пам'яті типу DDR2 відчутно програвали їх «рівночастотним» аналогам типу DDR по затримках. Проте, необмежене зростання частот (і зниження затримок) в рамках однієї і тієї ж технології пам'яті неможливе - воно обмежене цілком певними фізичними причинами (перш за все, тепловиділенням), тому «еволюційні стрибки» в розвитку технологій пам'яті все ж таки необхідні.






Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.