Волоконно-оптическая линия связи (SER15)

Посмотреть архив целиком

1.ПОСТАНОВКА ЗАДАЧИ

В дипломном проекте требуется разработать волоконно-оптическую магистраль связи Тимашевск - Краснодар с использованием ИКМ-120. Проектируемая магистраль должна являться соединительной линией между АМТС Тимашевского района и АМТС города Краснодар.

Данная цифровая система передачи должна обеспечить качественную междугородную телефонную связь между городом Краснодар и городом Тимашевск. ИКМ системы передачи являются одними из современных систем передачи в многоканальной электросвязи. Они обеспечивают передачу информационного потока на большие расстояния с достаточно высоким качеством.

Вторичная цифровая система передачи ИКМ-120 предназначена для организаций пучков каналов тональной частоты. На местной и внутризоновой первичных сетях, обеспечивая передачу всех видов электросвязи, предусмотренных ВСС.

По двум оптическим волокнам передаются сигналы 120 каналов тональной частоты (300...3400 Гц) методом импульсно-кодовой модуляции с временным разделением каналов и скоростью передачи 8448 кбит/с с помощью посимвольного объединения. Аппаратура позволяет выполнять синхронное и асинхронное объединение (и разделение на приеме) четырех первичных цифровых потоков, передаваемых со скоростью 2048 кбит/с, во вторичный цифровой поток 8448 кбит/с. Кроме того, при формировании цикла формируются 4-64х битных канала. Эти каналы используются для служебных целей: для цикловой синхронизации, для организации каналов служебной связи, для согласования скоростей.

В процессе дипломного проектирования необходимо рассчитать регенерационные участки по известным характеристикам кабеля. Кроме того, нужно рассмотреть размещение регенераторов. Так как используемые волоконно-оптические кабели не имеют металлических жил, то необходимо будет или привязывать питание регенераторов к отделениям связи, через которые проходит магистраль, либо же параллельно кабелю прокладывать кабель с металлическими жилами для обеспечения питания.

Также в дипломном проекте нужно рассмотреть один из блоков системы ИКМ-120 вплоть до принципиальных схем. На рассмотрение взят кодер АЦО этой системы. Необходимо рассмотреть принципы кодирования, провести синтез и расчет элементов электрической схемы.

В дипломном проекте будут приведены некоторые методы измерений кабельных магистралей, и приведены требования для эксплуатации системы ИКМ-120.

В конце будет представлен технико-экономический расчет разработки и внедрения системы передачи ИКМ-120.

ЗАКЛЮЧЕНИЕ



В результате дипломного проектирования обосновано внедрение волоконно-оптической системы передачи с использованием ИКМ-120, соединяющей МГТС г. Тимашевска и МГТС г. Краснодара направленную на полную цифровизацию сетей связи, что в свою очередь положительно повлияет на качество связи.

В процессе проектирования рассчитана магистраль связи, построенная с использованием кабеля марки ОМЗКГм-10-01-0,22-..., протяженностью 85.68 км.

Разработана структура магистрали. Приведен метод измерения качества неразъемных соединений при монтаже магистрали, с использованием оптического рефлектометра MW 910 C.

Представлены принципы кодирования и детально проработан кодер аналого-цифрового оборудования системы ИКМ-120, проведен синтез и расчет формирователя выходного сигнала кодера.

В ходе работы разработаны рекомендации по обеспечению мер безопасности жизнедеятельности при прокладке и эксплуатации ВОСП. Произведен расчет защитного заземления ЛИОК при ее питании от внешнего источника.

В процессе экономического расчета полученная оценка ВОСП Тимашевск-Краснодар показана целесообразность ее практического применения.































8.РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ КОДЕРА И ЕЕ РАСЧЕТ

Принципиальная схема построена следующим образом:

1. Аналоговая часть.

Входные усилители УС1, УС2 выполнены на микросхемах D6, D7. Резисторы R4, R8, R7, R9 обеспечивают коэффициент передачи,

равный 1.

В качестве ключевых элементов устройства АИМ-2 (S1, S2) используются диодные сборки 2ДС 523ВР (микросхемы D10, D11).

Формирователь импульсов для управления работой ключей выполнен на транзисторах V2, V4 ,диодах V1, V3 и резисторах R12, R13, R15, R16.

Емкость хранения и дифференциальный усилитель выполнены в гибридно-пленочном исполнении (микросхема D13). Резистор R17 предназначен для регулировки усиления кодера.

Компаратор выполнен в гибридно-пленочном исполнении ( микросхема D15). При поступлении на вход импульса “строб компаратора” в нем осуществляется регенеративный процесс, который приводит к появлению импульсов на одном из выходов “Обр.связь А” или “Обр.связь В”, которые поступают на формирователь выходных сигналов.

Схема согласования согласует выход компаратора с КМОЦ серией микросхем цифровой части кодера и содержит два каскада с воющей базой на транзисторах V6, V8 и два эмиттерных повторителя на транзисторах V10, V11.

Преобразователь тока (ПТ) и преобразователь код-ток (ПТК) выполнены в гибридно-пленочном исполнении (микросхема D16, D17, D14).

Логические схемы коммутации выполнены на микросхемах D1, D5. Микросхемы D3, D4, D8, D9, D12 служат для согласования входов ПТ и ПТК с выходами микросхем КМОП серии. Аналоговая часть коррекции нуля содержит делители на резисторах R18, R19, R21, R23 и две накопительнные емкости С8, С6.

Коммутатор сигналов контроля кодера и сигнала подстройки нуля выполнены на микросхеме D2.

Транзистор V5 и резисторы R26, R27 служат стабилизатором напряжения 6 B.

Рассмотрим R2, R3, R4, R5 к емкости С2, С3, С4, С5 служат фильтрами по питанию 12В.

2.Цифровая часть.

Регистр управления состоит из 8 триггеров, выполненных на логических элементах микросхем D2.2, D2.3, D4.1, D7.1, D4.4, D7.2, D9.3, D7.3, D11.2, D13.1, D14.1, D13.2, D14.4, D13.3, D18.3, D19.2 и 15 схем совпадения:D2.4, D4.2, D4.3, D9.1, D9.2, D9.4, D11.1, D11.3, D11.4, D14.2, D14.3, D18.1, D18.2, D18.4, D17.4.

Управляют работой регистра импульсные последовательности Р1-Р8 с выхода регистра сдвига (выходы микросхемы D3) и разряда Р7 с платы РИ Пер.

При совпадении импульса строба с выхода элемента D20.1 с импульсом Р7. Пер первый триггер устанавливается, в состоянии логической ”1”. Установка этого триггера в состоянии логического “0” происходит либо в следующем интервале времени при наличии импульса в цепи обратной связи Z (выход элемента D22.2), или сигналом общего сброса (выход элемента D2.1). Общий сброс осуществляется в момент времени , соответствующей совпадению Р7 Пер. и сигнала “Управление АИМ”. Формирователь обратной связи выполнен на логических элементах микросхем D20.1, D17.2, D21.1, D22.2 .

Схема формирования знака содержит триггер на логических элементах D21.2, D21.3 и две схемы совпадения на элементах D20.2, D21.1.

Определение знака происходит в момент времени Р7 Пер.. На выходе этого узла вырабатываются два сигнала “реверс d1” и “реверс d1”, которые подключают выходы дешифратора к одному из преобразователей тока в устройстве Код.АЧ.

Дешифратор выполнен на схемах совпадения на элементах D5, D10, D15.1, D19.1, D1.3.

Цифровая часть коррекции нуля содержит триггер на элементах D22.3, D22.4 и две схемы совпадения D15.2, D15.3 .

Формирователь выходного сигнала кодера выполнен на элементах D5, D12, D3, D1.2. первый символ выходного кода совпадает по фазе с разрядом Р8.

Регистр сдвига выполнен на элементах D23, D3. На вход микросхемы D3 подается сигнал со схем совпадения D16, D17.1.

Принципиальная схема кодера представлена на Рис. (14)

Полный перечень элементов представлен в приложении.

Синтез принципиальной схемы будет проводиться на примере формирователя выходного сигнала.

Формирователь выходного сигнала предназначен для преобразования параллельного кода снимаемого с выхода регистра управления в последовательный код с инвертированием.

Преобразование осуществляется под управлениям сигнала Y1-Y8, которые формируются путем последовательного сдвига сигнала Р7 Пер. регистрами сдвига.

Общая логическая функция формирователя сигнала имеет вид:



Z=X1Y1+X2Y2+X3Y3+X4Y4+X5Y5+X6Y6+X7Y7+X8Y8 (8.1)



Преобразуем эту функцию используя закон дуальности (теорема де-Моргана). Приведем искомую логическую функцию к заданному элементному базису И-НЕ и ИЛИ-НЕ.

Z=(X1Y1)(X2Y2)(X3Y3)(X4Y4)+(X5Y5)(X6Y6)(X7Y7)(X8Y8) (8.2)

Данная логическая функция реализуется на двух восьмивходовых и двух четырехвходовых элементах И-НЕ, и одном двухвходовом элементе ИЛИ-НЕ.

Регистр сдвига формируется путем объединения двух четырехразрядных регистров серии 564ИР2. Все триггера на которых, строятся эти регистры D-типа. Логическая функция И-НЕ реализуется на микросхеме серии 564ЛА7 и ЛА8. Логическая функция ИЛИ-НЕ реализуется на микросхеме серии 564ЛЕ5 Рис.(15)

На принципиальной схеме формирователь выходного сигнала реализован на элементах D5,D12,D3,D1.2

Оценим быстродействие формирователя выходного сигнала с помощью вычисления общего времени задержки переключения. Входящие в его состав микросхемы имеют следующие максимальные времена задержки



564 ЛЕ5 — < = 110 нс; D1

564ЛА7 — < = 160нс; D2,D3

564 ЛА8 — < =160 нс; D4,D5

564ИР2 — < = 970нс. D6,D7



Общее время задержки не превышает значения:

Тзд = =160+110+160=330нс

Этого вполне достаточно для обработки сигнала с частотой 2.048МГц.













RG




1







RG












Рис.( 15 )



Случайные файлы

Файл
71152-1.rtf
10587-1.rtf
160159.rtf
132568.rtf
47122.rtf




Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.