ИВАНОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ



КАФЕДРА СИСТЕМ, ТЕХНОЛОГИЙ, ОРГАНИЗАЦИИ ПРОИЗВОДСТВА И АСУ.













РЕФЕРАТ






«ШИНЫ»








Выполнил студент

1ого курса 3ей группы

экономического факультета

Попадюк А. В.




Проверил Голяков С. М.








ИВАНОВО – 1999


Содержание:





Шина ISA (Industrial Standard Architecture)

3

Шина EISA (Extended Industry Standard Architecture)

6

Шина MCA (Micro Channel Architecture)

7

Локальная шина (Local bus)

9

Шина PCI (Peripheral Component Interconnect bus)

11

Шина AGP (Accelerated Graphic Port)

13

Шина USB (Universal Serial Bus)

15

Шина IEEE 1394 (Firewire)

20

(Intelligent Input/Output)

24

Шина EV-6

27

Список использованных материалов:

29



Шина ISA

(Industrial Standard Architecture)



Шина, как известно, представляет из себя, собственно, набор проводов (линий), соединяющий различные компоненты компьютера для подвода к ним питания и обмена данными. В "минимальной комплектации" шина имеет три типа линий:

  • линии управления;

  • линии адресации;

  • линии данных.

Устройства, подключенные к шине, делятся на две основных категории - bus masters и bus slaves. Bus masters - это устройства, способные управлять работой шины, т.е инициировать запись/чтение и т.д. Bus slaves - соответственно, устройства, которые могут только отвечать на запросы. Правда, есть еще "интеллектуальные слуги" (intelligent slaves), но мы их пока для ясности замнем. Ну вот, собственно, и все, что нужно знать про шины для того, чтобы понять, о чем пойдет речь дальше.

Компания IBM в 1981 представила новую шину для использования в компьютерах серии PC/XT. Шина была крайне проста по дизайну, содержала 53 сигнальных линии и 8 линий питания и представляла собой синхронную 8-битную шину с контролем четности и двухуровневыми прерываниями (trigger-edge interrupts), при использовании которых устройства запрашивают прерывания, изменяя состояние линии соответствующего IRQ с 0 на 1 или обратно. Такая организация запросов прерываний позволяет использовать каждое прерывание только одному устройству. Кроме того, шина не поддерживала дополнительных bus masters, и единственными устройствами, управляющими шиной, были процессор и контроллер DMA на материнской плате.

62-контактный слот (см. таблицу 1) включал 8 линий данных, 20 линий адреса (А0-А19), 6 линий запроса прерываний (IRQ2-IRQ7). Таким образом, объем адресуемой памяти составлял 1 Мбайт, и при частоте шины 4.77 МГц пропускная способность достигала 1.2 Мбайта/сек.

Забавно, что IBM не опубликовала полного описания шины с временными диаграммами сигналов на линиях данных и адреса, поэтому первым разработчикам плат расширения пришлось изрядно потрудиться.

Недостатки шины, вытекающие из простоты конструкции, очевидны. Поэтому для использования в компьютерах IBM-AT ('Advanced Technology') в 1984 году была представлена новая версия шины, впоследствии названной ISA. Сохраняя совместимость со старыми 8-битными платами расширения, новая версия шины обладала рядом существенных преимуществ, как то:

  • добавление 8 линий данных позволило вести 16-битный обмен данными;

  • добавление 4 линий адреса позволило увеличить максимальный размер адресуемой памяти до 16 МВ;

  • были добавлены 5 дополнительных trigger-edged линий IRQ;

  • была реализована частичная поддержка дополнительных bus masters;

  • частота шины была увеличена до 8 MHz;

  • пропускная способность достигла 5.3 МВ/сек.

Реализация bus mastering не была особенно удачной, поскольку, например, запрос на освобождение шины ('Bus hang-off') к текущему bus master обрабатывался несколько тактов, к тому же каждый master должен был периодически освобождать шину, чтобы дать возможность провести обновление памяти (memory refresh), или сам проводить обновление. Для обеспечения обратной совместимости с 8-битными платами большинстиво новых возможностей было реализовано путем добавления новых линий (см. таблицу 2). Так как АТ был построен на основе процессора Intel 80286, который был существенно быстрее, чем 8088, пришлось добавить генератор состояний ожидания (wait-state generator). Для обхода этого генератора используется свободная линия (контакт В8 NOWS-'No Wait State') исходной 8-битной шины. При установке этой линии в 0 такты ожидания пропускаются. Использование в качестве NOWS линии исходной шины позволяло разработчикам делать как 16-битные, так и 8-битные "быстрые" платы.



Контакт

Название сигнала

Контакт

Название сигнала

B1

Ground

A1

I/O Channel Check

B2

Reset Driver

A2

Data7

B3

+5V

A3

Data6

B4

IRQ2

A4

Data5

B5

-5V

A5

Data4

B6

DMA Request 2

A6

Data3

B7

-12V

A7

Data2

1B8

J8/NOWS

A8

Data1

B9

+12V

A9

Data0

B10

Ground

A10

I/O Channel Ready

B11

Memory Write

A11

Address Enable

B12

Memory Read

A12

Address19

B13

I/O Write

A13

Address18

B14

I/O Read

A14

Address17

B15

DMA Acknoledge3

A15

Address16

B16

DMA Request3

A16

Address15

B17

DMA Acknoledge1

A17

Address14

B18

DMA Request1

A18

Address13

B19

Refresh

A19

Address12

B20

Clock

A20

Address11

B21

IRQ7

A21

Address10

B22

IRQ6

A22

Address9

B23

IRQ5

A23

Address8

B24

IRQ4

A24

Address7

B25

IRQ3

A25

Address6

B26

DMA Acknoledge2

A26

Address5

B27

Terminal Count

A27

Address4

B28

Address Latch Enable

A28

Address3

B29

+5V

A29

Address2

B30

Oscillator

A30

Address1

B31

Ground

A31

Address0

Таблица 1. Назначение контактов разъема 8-разрядной шины ISA


Новый слот содержал 4 новых адресных линии (LA20-LA23) и копии трех младших адресных линий (LA17-LA19). Необходимость в таком дублировании возникла из-за того, что адресные линии ХТ были линиями с задержкой (latched lines), и эти задержки приводили к снижению быстродействия периферийных устройств. Использование дублирующего набора адресных линий позволяло 16-битной карте в начале цикла определить, что к ней обращаются, и послать сигнал о том, что она может осуществлять 16-битный обмен. На самом деле, это ключевой момент в обеспечении обратной совместимости. Если процессор пытается осуществить 16-битный доступ к плате, он сможет это сделать только в том случае, если получит от нее соответствующий отклик IO16. В противном случае чипсет инициирует вместо одного 16-битного цикла два 8-битных. И все бы было хорошо, но адресных линий без задержки всего 7, поэтому платы, использующие диапазон адресов меньший, чем 128Кбайт, не могли определить, находится ли переданный адрес в их диапазоне адресов, и, соответственно, послать отклик IO16. Таким образом, многие платы, в том числе платы EMS, не могли использовать 16-битный обмен…


Случайные файлы

Файл
23354-1.rtf
10709.rtf
36097.rtf
158010.rtf
ref-17961.doc




Чтобы не видеть здесь видео-рекламу достаточно стать зарегистрированным пользователем.
Чтобы не видеть никакую рекламу на сайте, нужно стать VIP-пользователем.
Это можно сделать совершенно бесплатно. Читайте подробности тут.